(54) MOTION VECTOR GENERATING-CIRCUIT

(11) 5-268592 (A) (43) 15.10.1993 (19) JP

(21) Appl. No. 4-63794 (22) 19.3.1992


(71) FUJITSU LTD (72) HIROSHI MIYAKE(2)

(51) Int. Cl5. H04N7/137, H04N7/133

PURPOSE: To reduce the hardware scale, to decrease the processing time and to allow the circuit to be compatible with a change in the size of a reference pattern with respect to the motion vector generating circuit to implement motion

compensation in the moving picture high efficiency coding system.

CONSTITUTION: The circuit is provided with x, y direction counters 3, 4 outputting x, y coordinates, with a tentative minimum value latch means 1 and a comparison means 2 detecting an output of a tentative minimum value of difference absolute sum of each block of a reference pattern from a difference absolute value sum arithmetic operation means 7, and with a tentative xcoordinate latch means 5 and a tentative y-coordinate latch means 6 latching the x, y coordinates at the detection. Furthermore, a means detecting outputs of the x, y direction counters 3, 4 reaching full width of plural reference patterns of a different size is provided and the counters 3, 4 are reset every time the means detects the arrival of the full width of a designated reference pattern.



a: difference absolute sum, b: motion vector

(54) DIFFERENCE ABSOLUTE SUM/DIFFERENCE SQUARE SUM PARALLEL ARITHMETIC OPERATION DEVICE

(11) 5-268593 (A)

(43) 15.10.1993 (19) JP

(21) Appl. No. 4-64721

(22) 23.3.1992

(71) NIPPON TELEGR & TELEPH CORP < NTT>


(72) TOSHIHIRO MINAMI(1)

(51) Int. Cl⁵. H04N7/137,G06F7/52,G06F15/347,G06F15/66,G06F15/70

PURPOSE: To reduce number of output ports of a memory and to eliminate the need for a selector selecting a picture element to be sent to each arithmetic operation circuit and a shift register used to shift picture elements of a current

picture element block read from the memory for each cycle.

CONSTITUTION: An L1·L2 norm parallel arithmetic operation unit calculating a difference absolute sum (L1) norm and a difference square sum (L2) norm between plural picture element blocks deviated by one picture element each in the horizontal direction segmented from a preceding frame and a picture element block segmented from a current frame in parallel is provided with a means which latches picture elements of a preceding frame to memories 7-0-7-3 having plural outputs port able to read plural data at once at consecutive addresses and reads plural picture elements having consecutive addresses at once, segments simultaneously picture elements of a picture element block from a current frame and transfers the segmented picture elements of the picture element block to all of plural computing elements 22-0-22-3 whose number is the same as the number of the port.



(54) MOTION DETECTOR FOR MOVING PICTURE

(11) 5-268594 (A)

(43) 15.10.1993 (19) JP

(21) Appl. No. 4-91419


(22) 18.3.1992

(71) SONY CORP (72) KATSUJI IGARASHI

(51) Int. Cl⁵. H04N7/137,H04N7/133

PURPOSE: To attain valid motion compensation to a picture not only moved in parallel but also changing its moving angle by devising the detector such that a moving angle as well as a motion vector is detected and the detector is applied to e.g. a picture coding and decoding device.

CONSTITUTION: The detector detects a motion of a block based on block matching used for detecting a degree of matching between relevant positions of pictures and is provided with a calculation means calculating relevant positions by taking a motion vector and a moving angle between macro blocks for matching into account, each of integration devices 12 each having an accumulation means obtaining an absolute difference sum of each position obtained by the calculation means and accumulating the results and with a discrimination circuit 13 collecting outputs of the integration devices 12 in the unit of macro blocks and discriminating a minimum value.



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-268593

(43)公開日 平成5年(1993)10月15日

(51)Int.Cl. ⁵		識別記号	Ļ	庁内整理番号	FΙ			技術表示箇所
H 0 4 N	7/137		Z					
G 0 6 F	7/52	3 1 0	Z	9291-5B				
	15/347		K	8320-5L				
	15/66		M	8420-5L				
			K	8420-5L				
					審査請求	未請求	請求項の数 2(全 10 頁)	最終頁に続く
(21)出願番号		特願平4-64721		(71)出願人 000004226				

(22)出願日

平成 4年(1992) 3月23日

日本電信電話株式会社

東京都千代田区内幸町一丁目1番6号

(72)発明者 南 俊宏

東京都千代田区内幸町一丁目1番6号 日

本電信電話株式会社内

(72)発明者 笠井 良太

東京都千代田区内幸町一丁目1番6号 日

本電信電話株式会社内


(74)代理人 弁理士 秋田 収喜

(54) 【発明の名称 】 差分絶対値和・差分自乗和並列演算装置

(57)【要約】

【目的】 メモリの出力ポートを低減する。また、個々 の演算回路に送る画素を選択するセレクタ及びメモリか ら読み出された現画素ブロックの画素を1サイクルごと にシフトするためのシフトレジスタを不要にする。

【構成】 前フレームから切り出した水平方向に1画素 づつずれた複数の画素ブロックと、現フレームから切り 出した画素ブロックの間のL1もしくはL2ノルムを並 列に計算する L1・L2 ノルム並列演算装置において、 連続したアドレスに置かれた複数のデータを一度に読み 出すことができる複数の出力ポートを有するメモリ上 に、前フレームの画素を保持する画素保持し、これから 連続したアドレスを持った複数の画素を一度に読み出し て、同時に現フレームから画素ブロックの画素を切り出 し、この切出された画素ブロックの画素を前記ポート数 と同じ数の複数の演算器のすべてに放送する手段とを備 える。



【特許請求の範囲】

【請求項1】 前フレームから切り出した水平方向に1 画素づつずれた複数の画素ブロックと、現フレームから 切り出した画素ブロックの間の差分絶対値和もしくは差 分自乗和を並列に計算する差分絶対値和・差分自乗和並 列演算装置において、連続したアドレスに置かれた複数 のデータを一度に読み出すことができる複数の出力ポー トを有するメモリと、該メモリ上に前フレームの画素を 保持する画素保持手段と、該画素保持手段から連続した アドレスを持った複数の画素を一度に読み出して、同時 に現フレームから画素ブロックの画素を切り出す手段 と、該切り出す手段によって切り出された画素ブロック の画素を前記ポート数と同じ数の複数の演算器のすべて に放送する手段とを備えることを特徴とする差分絶対値 和・差分自乗和並列演算装置。

【請求項2】 請求項1に記載の差分絶対値和・差分自 乗和並列演算装置において、前記演算器は、差分絶対値 演算器もしくは差分自乗演算器と累算器からなることを 特徴とする差分絶対値和・差分自乗和並列演算装置。

 $L1/\nu\Delta = \sum_{i} |Xj(i) - Y(i)|$

[0004]

 $L2J\mu\Delta = \sum_{i} (Xj(i) - Y(i))^{2}$ $i = 0 \sim 63$

【0005】ここで、Xi(i)は、前フレーム2から 切り出した画素ブロック3~5中の画素である。また、 Y(i) は、現フレームから切り出した画素ブロック1 中の画素である。jは複数の前画素ブロックにつけられ た番号を表す。図2の場合、j=3,4,5の画素ブロ ックは、水平方向に1画素ずれているのみであり、大部 分の画素は共通である。ただし、実際には、L1もしく はL2ノルム計算の対象となる複数の前画素ブロック間 のずれは水平方向に1画素のみとは限らない。水平もし くは垂直方向に任意の画素数だけずれている場合があり うる。L1ノルムとL2ノルムの違いは、2画素の差を 計算した後、絶対値をとるか乗算するかだけであるの で、以下では、L1ノルムについてのみ説明する。

【0006】前記L1・L2ノルムに関する技術につて は、例えば、K. Kikuchi, Y. Nukada, Y. Aoki, T. Kanou, Y. Endo, T. Nishitani, "A Single-Chip 16-bit 25ns V ideo/Image Signal Processer" ISSCC Digest Technic al Paper, pp. 170-171, Feb1989. に記載されている。

【0007】(2)従来技術の第1の例 前記し1ノルムの計算対象となる画素ブロックの例を図 3に示す。ここで、簡単のために、画素ブロックの大き さは4×4としている。図中の破線で囲まれた領域の画 素ブロック6についてL1ノルムを計算する。なお、X 5, X6, X7, X8, X21, X22, はそれぞ れ前記式(1)におけるX5(0), X5(1), X5

* 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、動画像符号化のアルゴ リズムの一つである動き補償に必要なブロックマッチン グの基本となる差分絶対値和 (以下、L1ノルムとい う) もしくは差分自乗演算器(以下、L2ノルムとい う) 計算を並列に行うし1・し2ノルム並列演算装置に 関するものである。

2

[0002]

【従来の技術】(1) L1・L2ノルム 10 図2は、従来のL1・L2ノルム計算の対象となる画素 ブロックの例を説明するための図である。この例では、 画素ブロックは8×8の大きさである。L1・L2ノル ムは、現フレーム中の画素ブロック1と前フレーム2中 の複数の画素ブロック3~5の間で次式(1),式

(2) によって計算される。

[0003]

【数2】

ができる。

【数1】

※ 0, Y 1, Y 2, Y 3, Y 4, はそれぞれY (0), Y(1), Y(2), Y(3), Y(4), & 対応する。この画素ブロック6に対するL1ノルムを4 並列で計算する従来技術の第1の例の回路構成を図4に 示す。前フレーム2の画素は4バンク構成のメモリ7-30 0~7-3に置かれている。メモリ7-0~7-3は、メ モリ7-0が0番地、メモリ7-1が1番地、メモリ7-2が2番地、7-3が3番地、メモリ7-0が4番地、メ モリ7-1が5番地とアドレスが与えられており、連続 した4番地のデータを一度に読み出すことができる。画 素X0は0番地、X1は1番地、X2は2番地、……と 添え字と同じアドレスに置かれている。このメモリ7-0~7-3から読み出された4データは、4データロー テーション回路9によって最下位番地のデータが左端の 差分絶対値演算器11-0に入力するようにシフトされ 40 る。現画素ブロック1中の画素は、メモリ7-0~7-3 と同じ構成のメモリ8-0~8-3上の添え字と同じアド レスに置かれている。また、4データローテーション回 路9の作用も同じである。従って、図示したように差分 絶対値演算器11-0~11-3において|X5-Y0 | , | X6-Y1 | , | X7-Y2 | , | X8-Y3 |を同時に計算することができ、最終的にアキュムレータ 13に前画素ブロック6に対するL1ノルムを得ること

【0008】前記従来技術の第1の例に関する技術につ (2), X5(3), X5(4), X5(5), ……に、Y ※50 いては、例えば、南, 山内, 田代, 鈴木, 笠井, 髙橋,

3

遠藤, 浜口著、「ビデオシグナルプロセッサIDSPのデータフロー制御」、1991、信学技法、ICD91-12、pp.25-32に記載されている。

【0009】(3)従来技術の第2の例

前記L1ノルムの計算対象となる画素ブロックの第2の 例を図5に示す。前記第1の例で示した画素ブロック6 の他に、水平方向に1画素づつずれた画素ブロック1 5, 16, 17が示されている。これらの4画素ブロッ ク6, 15, 16, 17に対するL1ノルムを4並列で 計算する従来技術の第2の例の回路構成を図6に示す。 前フレーム2の画素は、2出力ポートを持ったメモリ1 8上の添え字と同じアドレスに置かれている。現画素ブ ロック1中の画素は、メモリ19上の添え字と同じアド レスに置かれている。メモリ18のポート0からは破線 で囲まれた画素が、ポート1からは、直線で囲まれた画 素が読み出される。セレクタ21-0,21-1,21-2は、これらの画素からそれぞれ画素ブロック17,1 6, 15の画素を選択する。また、レジスタ20-0~ 20-3は、シフトレジスタであり、メモリ19から読 み出された現画素ブロック1の画素を1サイクルごとに シフトする。従って、差分絶対値演算器22-0~22-3でそれぞれ画素ブロック17, 16, 15, 6と現画 素ブロック1の差分絶対値を計算し、アキュムレータ2 3-0~23-3に画素ブロック17,16,15,6と 現画素ブロック1のL1ノルムを得ることができる。

【0010】従来技術の第2の例に関する技術は、例えば、K. Yang M. Sun L. Wu "A FamilyVLSI Design for the Motion Compensation Block Algorithm" IEEE Trans. on Circuits and Systems, vol. 36, pp. 137-1325, 0ct. 1989. に記載されている。

[0011]

【発明が解決しようとする課題】ところが、従来技術の第1の例においては、4並列演算の場合、前フレーム2の画素を読み出すために4ポート、現画素ブロック1の画素を読み出すために4ポート、計8出力ポート必要であり、多数の出力ポートを持ったメモリが必要であるという問題がある。また、差分絶対値を累算するために、加算器12をトリー状に結合するパスが必要であるという問題がある。

【0012】従来技術の第2の例においては、前フレーム2の画素を2画素同時に読み出すために2ポートメモリ18が必要となり、しかも個々の演算回路に送る画素を選択するセレクタ21-0~21-2が必要となるという問題がある。また、メモリ19から読み出された現画素ブロック1の画素を1サイクルごとにシフトするためにシフトレジスタ20-0~20-3が必要になるという問題がある。

【0013】本発明は、前記問題点を解決するためになされたものであり、本発明の目的は、メモリの出力ポートを低減することが可能な技術を提供することにある。

4

【0014】本発明の他の目的は、個々の演算回路に送る画素を選択するセレクタ及びメモリから読み出された 現画素ブロック1の画素を1サイクルごとにシフトする ためのシフトレジスタを不要にすることが可能な技術を 提供することにある。

【0015】本発明の前記目的ならびにその他の目的及び新規な特徴は、本明細書の記述及び添付図面によって明らかにする。

[0016]

10 【課題を解決するための手段】前記目的を達成するために、本発明は、前フレームから切り出した水平方向に1 画素づつずれた複数の画素ブロックと、現フレームから切り出した画素ブロックの間のL1もしくはL2ノルムを並列に計算するL1・L2ノルム並列演算装置において、連続したアドレスに置かれた複数のデータを一度に読み出すことができる複数の出力ポートを有するメモリと、該メモリ上に前フレームの画素を保持する画素保持手段と、該画素保持手段から連続したアドレスを持った複数の画素を一度に読み出して、同時に現フレームから複数の画素を一度に読み出して、同時に現フレームからでよって切り出された画素ブロックの画素を前記ポート数と同じ数の複数の演算器のすべてに放送する手段とを備えることを特徴とする。

【0017】前記演算器は、差分絶対値演算器又は差分 自乗演算器と累算器からなることを特徴とする。

[0018]

【作用】前述の手段によれば、従来技術の第1の例で用いられている複数バンクメモリとデータローテーション 回路によって構成され、連続したアドレスに置かれた複数のデータを一度に読み出すことができるメモリ上に、前フレームの画素を保持し、そこから連続したアドレスを持った複数の画素を一度に読み出して、差分絶対値演算器もしくは差分自乗演算器と累算器からなる複数の演算回路に並列に送り、同時に現画素ブロックの画素を前記演算器すべてに放送するので、個々のメモリから現ブロックの画素を読み出すためのポートが1個で済み、必要なメモリのポート数は演算並列度+1となり、従来技術の第1の例に比べて大幅に削減される。また、差分絶対値を累算するために、加算器をトリー状に結合する必要もない。

【0019】また、従来技術の第2の例において必要であった個々の演算回路に送る画素を選択するセレクタ及びメモリから読み出された現画素ブロックの画素を1サイクルごとにシフトするためのシフトレジスタが不要となる。また、各メモリの出力ポートは1個でも良く、2ポートメモリという制限はなくなる。

[0020]

【実施例】以下、本発明の実施例を図面を参照して詳細 に説明する。

50 【0021】図1は、本発明の実施例のL1・L2ノル

5

ム並列演算装置の構成を示すブロック図である。前述の 従来技術の第2の例の説明と同じく図5に示す水平方向 に1画素づつずれた画素ブロック6,15,16,17 についてL1ノルムを計算する場合を示す。

【0022】図1において、7-0~7-3は4バンク構成の前フレーム内画素保持用メモリ、9は4データローテーション回路、10はレジスタ、12は加算器、14はL1ノルム書き込み用メモリ、19は現画素ブロック内画素保持用のメモリ、22-0~22-3は差分絶対値演算器、23-0~23-3はアキュムレータ、24-1~24-3,25-1~25-3は2・1セレクタである

【0023】前記従来技術の第1の例で用いられている 4バンク構成のメモリ7-0~7-3から最初に4画素X 8, X5, X6, X7が読み出され、同じく従来技術の 第1の例で用いられている4データローテーション回路 9でアドレスの低い順番X5, X6, X7, X8に並べ 直されて差分絶対値演算器22-0~22-3に送られ る。

【0024】メモリ19から読み出された現画素ブロッ ク1の画素Y0は、差分絶対値演算器22-0~22-3 に放送される。次に、メモリ7-0~7-3から4画素X 8, X9, X6, X7が読み出され、データローテーシ ョン回路9でアドレの低い順番X6, X7, X8, X9 に並べ直されて差分絶対値演算器22-0~22-3に送 られる。メモリ19からは、画素Y1が、差分絶対値演 算器22-0~22-3に放送される。以下、同様にして 差分絶対値演算器22-0~22-3でそれぞれ画素ブロ ック6, 15, 16, 17の画素と現画素プロック1の 画素の間の差分絶対値が計算され、アキュムレータ23 -0~23-3にL1ノルムを得ることができる。なお、 途切れなく L1 ノルムを計算するためには、図1に示す ように、アキュムレータ23-1~23-3を2重化し、 計算済みのし1ノルムをメモリ14に書き込むまで上書 きされないようにする必要がある。

【0025】以上の説明からわかるように、本実施例によれば、個々のメモリ7-0~7-3から現プロックの画素を読み出すためのポートが1個で済み、必要なメモリのポート数は、演算並列度+1となり、従来技術の第1の例に比べて大幅に削減される。また、差分絶対値を累算するために、加算器12をトリー状に結合する必要もない。

【0026】さらに、従来技術の第2の例において必要であった個々の演算回路に送る画素を選択するセレクタ 21-0~21-2、およびメモリ19から読み出された 現画素ブロック1の画素を1サイクルごとにシフトする* 6

* ためのシフトレジスタ20-0~20-3は不要となる。 また、各メモリの出力ポートは1個でも良く、2ポート メモリという制限はなくなる。

【0027】なお、前述の実施例では簡単のために4×4画素ブロックに対して4並列演算を行う場合についてのみ説明したが、本発明は任意の並列度、任意の画素ブロックサイズに対して適用できる。

【0028】以上、本発明を実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものでは 10 なく、その要旨を逸脱しない範囲において種々変更し得ることはいうまでもない。

[0029]

【発明の効果】以上、説明したように、本発明によれば、個々のメモリから現ブロックの画素を読み出すためのポートが1個で済み、必要なメモリのポート数は演算並列度+1となり、従来技術の第1の例に比べて大幅に削減される。また、差分絶対値を累算するために、加算器をトリー状に結合する必要もない。

【図面の簡単な説明】

20 【図1】 本発明の実施例の全探索向きL1・L2ノル ム並列演算装置の構成を示すプロック図、

【図2】 L1ノルムとL2ノルムの計算式を説明する ための前フレーム内の画素ブロックと現ブロックを示す 図、

【図3】 従来技術の第1の例を説明するための計算の 対象となる画素ブロックを示す図、

【図4】 従来技術の第1の例を説明するための回路構成図、


【図5】 従来技術の第2の例を説明するための計算の 30 対象となる画素ブロックを示す図、

【図6】 従来技術の第2の例を説明するための回路構成図。


【符号の説明】

1…現画素ブロック、2…前フレーム、3, 4, 5, 6, 15, 16, 17…前フレーム内の画素ブロック、7-0~7-3…4バンク構成の前フレーム内画素保持用メモリ、8-0~8-3…4バンク構成の現画素ブロック内画素保持用メモリ、9…4データローテーション回路、10…レジスタ、11-0~11-3, 22-0~22-3…差分絶対値演算器、12…加算器、13, 23-0~23-3…アキュムレータ、14…L1ノルム書き込み用メモリ、18…前フレーム内画素保持用の2ポートメモリ、19…現画素ブロック内画素保持用のメモリ、20-0~20-3…4シフトレジスタを構成するレジスタ、21-0~21-2, 24-1~24-3, 25-1~25-3…2・1セレクタ。

【図1】



【図2】




【図3】

current block <u>(P</u> 7 X8 1X8 X10 X11 X12 X13 X14 X15 23 X24 X25 X28 X27 X28 X29 X30 X31 33 X40 X41 X42 X43 X44 X45 X46 X47 55 X56 X57 X58 X59 X60 X61 X62 X63 55 X56 X57 X58 X58 X77 X78 X79 blocks in previous frame <u>図</u>

【図4】


図4



【図5】

current block 9 Xo X1 X2 X3 X4 X5 X6 X7 X8 X9 X10 X11 X12 X13 X14 X15
X16 X17 X18 X19 X20 X22 X23 X24 X25 X28 X27 X28 X30 X31
X32 X33 X34 X35 X36 X37 X38 X39 X40 X41 X42 X43 X44 X45 X46 X47
X48 X49 X50 X51 X52 X53 X54 X55 X56 X57 X59 X60 X61 X62 X63
X64 X65 X66
X64 X65 X66
X64 X65 X66
X65 X67 X77 X78 X79 blocks in previous frame <u>図</u> (a) 15,16,173

【図6】



フロントページの続き

 (51) Int. C1. 6
 識別記号
 庁内整理番号
 F I

 G 0 6 F
 15/70
 4 1 0
 9071-5 L

技術表示箇所

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.